清溪***T加工厂家诚信企业

DIP 封装

DIP 是直插式，属于 THT 插件类，二极管、电容电阻等基本都属于插件 ***T 是表面贴装技术，***T加工厂家，QFP、BGA 等都属于贴片。 两者组线区别： THT:插件线（插件机）-上板机-波峰焊-下板机-皮带线 ***T：印刷 机-接驳台-贴片机-接驳台-回流焊-工作台 上个世纪的 70 年代， 芯片封装基本都采用

DIP （Dual ln-line Package， 双列直插式封装） 封装，此封装形式在当时具有适合 PCB（印刷电路板）穿孔安装，布线和操作较为方便等 特点。DIP 封装的结构形式多种多样，包括多层陶瓷双列直插式 DIP，单层陶瓷双列直插式 DIP，引线框架式 DIP 等。但 DIP 封装形式封装效率是很低的，其芯片面积和封装面积之比 为 1：1.86，这样封装产品的面积较大，内存条 PCB 板的面积是固定的，封装面积越大在内 存上安装芯片的数量就越少，内存条容量也就越小。同时较大的封装面积对内存频率、传输 速率、电器性能的提升都有影响。理想状态下芯片面积和封装面积之比为 1：1 将是至好的， 但这是无法实现的，除非不进行封装，但随着封装技术的发展，这个比值日益接近，现在已 经有了 1：1.14 的内存封装技术。 DIP 封装（Dual In-line Package） ，也叫双列直插式封装技术，是一种***简单的封装方 式.指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装 形式，其引脚数一般不超过 100。DIP 封装的 CPU 芯片有两排引脚，需要插入到具有 DIP 结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。 DIP 封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP 封装结构形式有： 多层陶瓷双列直插式 DIP，单层陶瓷双列直插式 DIP，引线框架式 DIP（含玻璃陶瓷封接 式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP 封装的特点 封装的特点： 适合在 PCB(印刷电路板)上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较 大，故体积也较大。 ***早的 4004、8008、8086、8088 等 CPU 都采用了 DIP 封装，通过其 上的两排引脚可插到主板上的插槽或焊接在主板上。 采用这种封装方式的芯片有两排引脚，可以直接焊在有 DIP 结构的芯片插座上或焊在 有相同焊孔数的焊位中。其特点是可以很方便地实现 PCB 板的穿孔焊接，和主板有很好的 兼容性。但 DIP 封装形式封装效率是很低的，其芯片面积和封装面积之比为 1：1.86，这样 封装产品的面积较大，内存条 PCB 板的面积是固定的，封装面积越大在内存上安装芯片的 数量就越少，内存条容量也就越小。同时较大的封装面积对内存频率、传输速率、电器性能 的提升都有影响，而且引脚在插拔过程中很容易被损坏，可靠性较差。理想状态下芯片面积 和封装面积之比为 1：1 将是至好的，但这是无法实现的，除非不进行封装，但随着封装技 术的发展，这个比值日益接近，现在已经有了 1：1.14 的内存封装技术。但是由于其封装面 积和厚度都比较大，同时这种封装方式由于受工艺的影响，引脚一般都不超过 100 个。随着 CPU 内部的高度集成化，DIP 封装很快退出了历史舞台。只有在老的 VGA/SVGA 显卡或 BIOS 芯片上可以看到它们的“足迹”。 SOIC（***all Outline Integrated Circuit Package） ，小外形集成电路封装，指外引线数不 超过 28 条的小外形集成电路，一般有宽体和窄体两种封装形式。其中具有翼形短引线者称 为 SOL 器件，具有 J 型短引线者称为 SOJ 器件。 SOIC 是表面贴装集成电路封装形式中的一种，它比同等的 DIP 封装减少约 30-50%的 空间，厚度方面减少约 70%。与对应的 DIP 封装有相同的插脚引线。对这类封装的命名约 定是在 SOIC 或 SO 后面加引脚数。 例如， 14pin 的 4011 的封装会被命名为 SOIC-14 或 SO-14。

DIP - 双列直插式封装技术

DIP封装，是dual inline-pin package的缩写，也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装 的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。了解更多请咨询深圳市恒域新和电子有限公司！

DIP插件组装加工

加工流程

（1）手插件作业

（2）波峰焊接作业

（3）二次作业 ICT测试

注意事项

（1）作业者必须配戴静电环和静电手套。

（2）测试前先确认设备的状态是否正常，工作气压、程式设定等是否符合O/I规定，测试夹具是否符合机种规格。如有异常及时联络TE人员。

（3）在测试过程中需注意所有线材不可碰在一起，压力棒下压过程中不可压到PWB上零件。

（4）按照O/I规定操作步骤进行测试。

（5）不良时***多可连续重测两次。

（6）良品在PWB相应的“ICT”位置用油性笔画圈。将PWB流入下一站。

（7）如FUT测试有异常的PWB，需重测ICT应在测试ICT前在静电网上放电。